Terjemahan belum tersedia; teks asal dipaparkan. Teks asal: 简体中文

Karya · work_ieee_p1800_d4a_jul_2017

IEEE Std P1800/D4a, Jul 2017 · Relasi

IEEE Std P1800/D4a, Jul 2017 是电气电子工程师学会的草案，题为“IEEE Draft Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language”；公开目录标为非现行（Inactive），著录年份为 2017 年。