ยังไม่มีคำแปล กำลังแสดงต้นฉบับ ต้นฉบับ: 简体中文

ผลงาน · work_ieee_p1800_d5_feb_2012

IEEE Std P1800/D5, Feb 2012 · ความสัมพันธ์

IEEE Std P1800/D5, Feb 2012 是电气电子工程师学会的草案，题为“IEEE Draft Standard for System Verilog--Unified Hardware Design, Specification, and Verification Language”；公开目录标为非现行（Inactive），著录年份为 2012 年。