knowledge
ไทย

ยังไม่มีคำแปล กำลังแสดงต้นฉบับภาษาจีน

ผลงาน · work_ieee_p1800_d6

IEEE Std P1800/D6

IEEE Std P1800/D6 是电气电子工程师学会的草案，题为“IEEE Unapproved IEEE Draft Standard for System Verilog: Unified Hardware Design, Specification and Verification Language (Superseded by P1800/D6)”；公开目录标为非现行（Inactive），著录年份为 2005 年。

อัปเดต · rev 1 · ชื่ออื่น：P1800/D6 P1800/D6 - IEEE Unapproved IEEE Draft Standard for System Verilog: Unified Hardware Design, Specification and Verification Language (Superseded by P1800/D6)

IEEE Std P1800/D6（IEEE Unapproved IEEE Draft Standard for System Verilog: Unified Hardware Design, Specification and Verification Language (Superseded by P1800/D6)）是电气电子工程师学会的草案。公开目录将其标为非现行（Inactive），著录年份为 2005 年，主题领域包括 General Topics for Engineers、Components, Circuits, Devices and Systems[1]。参见IEEE 标准。

อ่านรายการที่เกี่ยวข้อง

หน้าความสัมพันธ์ →

Mentioned in

  • No body mentions yet.

แหล่งที่มา

  1. IEEE Std P1800/D6 — IEEE Xplore 题录 · IEEE

    standard_number=P1800/D6; status=Inactive; modifier=Draft

    ↩ ↩ ↩
  2. IEEE Xplore All Standards（KBART） · IEEE · 2026-11-01