IEEE Std P1800/D6 是电气电子工程师学会的草案,题为“IEEE Unapproved IEEE Draft Standard for System Verilog: Unified Hardware Design, Specification and Verification Language (Superseded by P1800/D6)”;公开目录标为非现行(Inactive),著录年份为 2005 年。
Ce site n’utilise que les cookies nécessaires pour garder les rédacteurs connectés. L’assistant vocal est fourni par ce site : il envoie ce que vous écrivez ou dites à Google Gemini et conserve votre choix dans ce navigateur. Activer l’assistant vocal ? Politique de confidentialité